Clock generator for digital dem

Patent number:

DE3615952

Publication date:

1986-11-13

Inventor:

Applicant:

VICTOR COMPANY OF JAPAN (JP)

Classification:

- international:

H04L25/40; H04L7/00; G06F1/04; G11B5/09

- european:

G11B20/14A; H03M5/14B; H04L7/02V3

Application number:

DE19863615952 19860512

Priority number(s):

JP19850099900 19850511

Also published as:



関 JP61258534 (A)

Abstract of DE3615952

A clock generator for digital demodulators contains a voltage-controlled oscillator for generating clock pulses whose frequency and phase are controlled by error signals from frequency or phase comparators. The frequency comparator counts the clock pulses at longer periodic intervals in order to generate a first counter reading which represents a long-time measurement of the instantaneous clock frequency, and also at shorter periodic intervals in order to generate a second counter reading which represents a shorttime measurement of the instantaneous clock frequency. The first counter reading is compared with the limits of a narrow range in order to generate a first frequency control signal, while the second counter reading is compared with the limits of a wider range in order to generate a second frequency control signal. If the clock frequency moves outside the wide range, the short-time clock frequency measurement causes the second frequency control signal to be generated before the first frequency control signal is generated by the long-time clock frequency measurement, with the result that the clock frequency is quickly moved into the wide range so that it can subsequently be returned by the long-time clock frequency measurement into the narrow range.

Data supplied from the esp@cenet database - Worldwide

(B) BUNDESREPUBLIK DEUTSCHLAND

[®] Offenlegungsschrift[®] DE 3615952 A1





DEUTSCHES PATENTAMT

(21) Aktenzeichen:

P 36 15 952.2 12. 5.86

22 Anmeldetag: 12. 5. 86
 43 Offenlegungstag: 13. 11. 86



(51) // G06F 1/04,G11B 5/09

③ Unionspriorität: ② ③ ③ ④
11.05.85 JP P60-99900

(71) Anmelder:

Victor Company of Japan, Ltd., Yokohama, Kanagawa, JP

(74) Vertreter:

Tiedtke, H., Dipl.-Ing.; Bühling, G., Dipl.-Chem.; Kinne, R., Dipl.-Ing.; Grupe, P., Dipl.-Ing.; Pellmann, H., Dipl.-Ing.; Grams, K., Dipl.-Ing.; Struif, B., Dipl.-Chem. Dr.rer.nat., Pat.-Anw., 8000 München (72) Erfinder:

Erfinder wird später genannt werden

Prüfungsantrag gem. § 44 PatG ist gestellt

(54) Taktgenerator für digitale Demodulatoren

Ein Taktgenerator für digitale Demodulatoren enthält einen spannungsgesteuerten Oszillator für das Erzeugen von Taktimpulsen, deren Frequenz und Phase durch Fehlersignale aus Frequenz- bzw. Phasenvergleichern gesteuert werden. Der Frequenzvergleicher zählt die Taktimpulse über längere periodische Intervalle, um einen ersten Zählstand zu erzeugen, der eine Langzeitmessung der momentanen Taktfrequenz darstellt, sowie ir kürzeren periodischen Intervallen, um einen zweiten Zähls tand zu erzeugen, der eine Kurzzeitmessung der momentanen Taktfrequenz darstellt. Der erste Zählstand wird mit den Grenzen eines schmalen Bereichs verglichen, um ein erstes Frequenzsteuersignal zu erzeugen, während der zweite Zählstand mit den Grenzen eines breiteren Bereichs verglichen wird, um ein zweites Frequenzsteuersignal zu erzeugen. Wenn die Taktfrequenz aus dem breiten Bereich heraustritt, bewirkt die Kurzzeit-Taktfrequenzerfassung, daß zu einem Zeitpunkt vor dem Zeitpunkt des Erzeugens des ersten Frequenzsteuersignals durch die Langzeit-Taktfrequenzerfassung, das zweite Frequenzsteuersignal erzeugt wird, so daß für ein nachfolgendes Zurückführen durch die Langzeit-Taktfrequenzerfassung in den schmalen Bereich die Taktfrequenz schnell in den breiten Bereich gebracht wird.

TIEDTKE - BÜHLIN KINNE - GRUPE PELLMANN - GRAMS - STRUIF

3615952

entanwälte und ertreter beim EPA

Dipl.-Ing. H. Tiedike Dipl.-Chem. G. Bühling Dipl.-Ing. R. Kinne

Dipl.-Ing. P. Grupe Dipl.-Ing. B. Pellmann

Dipl.-Ing. K. Grams Dipl.-Chem. Dr. B. Struif

Bavariaring 4, Postfach 20 24 03 8000 München 2

Tel.: 089-539653 Telex: 5-24845 tipat Telecopier: 089-537377

cable: Germaniapatent München

12. Mai 1986

DE 5844/G4-8612-MK

Patentansprüche

Taktgenerator für die Aufnahme eines digitalen Bitstroms, gekennzeichnet durch einen spannungsgesteuerten Oszillator (19) zum Erzeugen von Taktimpulsen (Pc), deren Frequenz und Phase entsprechend einem angelegten Eingangssignal verändereinen Fensterimpulsgenerator (13) zum Erzeugen von Fensterimpulsen (Pw) entsprechend einem vorbestimmten gang zwischen Binärpegeln "1" und "0" in dem Bitstrom, auf die Fensterimpulse und die Taktimpulse ansprechenden Phasenvergleicher (14) zum Erzeugen eines Phasensteuersigdie Phasendifferenz zwischen den Fensterimpulsen und den Taktimpulsen wiedergibt, eine erste Frequenzdetektoreinrichtung (42a) zum Zählen der Taktimpulse in längeren periodischen Intervallen für das Erzeugen eines ersten Zählstands, der eine Langzeitmessung der momentanen Frequenz der Taktimpulse darstellt, cine zweite Frequenzdetektoreinrichtung (42b) zum Zählen der Taktimpulse in kürzeren periodischen Intervallen für das Erzeugen eines zweiten Zählstands, eine Kurzzeitmessung der momentanen Frequenz der Taktimpulse darstellt, eine Vergleichereinrichtung (46 bis 49) zum Ermitob der erste Zählstand unterhalb einer Untergrenze schmalen Bereichs oder oberhalb einer Obergrenze schmalen Bereichs liegt, und zum Erzeugen eines ersten Frequenzsteuersignals mit in Abhängigkeit von dem Relativwert des ersten Zählstands in bezug auf die Untergrenze

Obergrenze des schmalen Bereichs unterschiedlichen Amplituden, sowie zum Ermitteln, ob der zweite Zählstand unterhalb einer Untergrenze eines breiten Bereichs oder oberhalb einer Obergrenze des breiten Bereichs liegt, und zum Erzeugen eines zweiten Frequenzsteuersignals mit in Abhängigkeit von dem Relativwert des zweiten Zählstands in bezug auf die Obergrenze und die Untergrenze des breiten Bereichs unterschiedlichen Amplituden und eine Mischeinrichtung (18) zum Zusammensetzen des ersten und zweiten Frequenzsteuersignals mit dem Phasensteuersignal und zum Anlegen der zusammengesetzten Signale an den spannungsgesteuerten Oszillator als Eingangssignal.

- 2. Taktgenerator nach Anspruch 1, gekennzeichnet durch eine Abschalteinrichtung (52, 53) zum Abschalten des ersten Frequenzsteuersignals in dem Fall, daß in dem Bitstrom Bits unter einer Frequenz auftreten, die höher als eine Normalfrequenz des Bitstroms ist.
- 20 3. Taktgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vergleichereinrichtung (46 bis 49) eine erste Vergleicherschaltung (46, 47) zum Vergleichen des ersten Zählstands mit der Untergrenze und der Obergrenze des len Bereichs und zum Erzeugen eines ersten Vergleicheraus-25 gangssignals, wenn der erste Zählstand geringer als die Untergrenze des schmalen Bereichs ist, bzw. eines zweiten Vergleicherausgangssignals, wenn der erste Zählstand höher als die Obergrenze des schmalen Bereichs ist, eine zweite Vergleicherschaltung (48, 49) zum Vergleichen des zweiten Zähl-30 stands mit der Untergrenze und der Obergrenze des Bereichs und zum Erzeugen eines dritten Vergleicherausgangssignals, wenn der zweite Zählstand geringer als die Untergrenze des breiten Bereichs ist, bzw. eines vierten Vergleicherausgangssignals, wenn der zweite Zählstand höher als die 35 Obergrenze des breiten Bereichs ist, und ein Summiernetzwerk

1

5

5

(50, 51) zum Zusammenfassen des ersten und des zweiten Vergleicherausgangssignals für das Bilden des ersten Frequenzsteuersignals sowie zum Zusammenfassen des dritten und des vierten Vergleicherausgangssignals für das Bilden des zweiten Frequenzsteuersignals aufweist.

4. Taktgenerator nach Anspruch 1 oder 2, dadurch gekennzeichdaß die Vergleichereinrichtung (46 bis 49) eine erste Vergleicherschaltung (46, 47) zum Vergleichen des ersten 10 Zählstands mit der Untergrenze und der Obergrenze des Bereichs und zum Erzeugen eines ersten Vergleicherausgangssignals, wenn der erste Zählstand geringer als die tergrenze des schmalen Bereichs ist, bzw. eines zweiten Vergleicherausgangssignals, wenn der erste Zählstand höher als 15 Obergrenze des schmalen Bereichs ist, eine zweite Vergleicherschaltung (48, 49) zum Vergleichen des zweiten Zählmit der Untergrenze und der Obergrenze des breiten Bereichs und zum Erzeugen eines dritten Vergleicherausgangssignals, wenn der zweite Zählstand geringer als die Unter-20 grenze des breiten Bereichs ist, bzw. eines vierten Vergleicherausgangssignals, wenn der zweite Zählstand höher als die Obergrenze des breiten Bereichs ist, ein auf das erste und dritte Vergleicherausgangssignal ansprechendes erstes Schieberegister (64), ein auf das zweite und vierte Vergleicher-25 ausgangssignal ansprechendes zweites Schieberegister eine Schiebeeinrichtung (66) für das Verschieben der ersten und des zweiten Schieberegisters in periodischen Intervallen, ein an die Ausgänge des ersten Schieberegisters angeschlossenes erstes Koinzidenzglied (65), ein an die Aus-30 zweiten Schieberegisters angeschlossenes zweites Koinzidenzglied (63) und ein Summierwiderstandsnetzwerk bis 70) zum Zusammenfassen der Ausgangssignale des ersten und des zweiten Koinzidenzglieds für das Erzeugen des ersten zweiten Frequenzsteuersignals aufweist. 35

- 5. Taktgenerator nach Anspruch 4, dadurch gekennzeichnet, daß das erste Koinzidenzglied (65) ein UND-Glied ist und das zweite Koinzidenzglied (63) ein NAND-Glied ist.
- 6. Taktgenerator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Fensterimpulse (Pw) eine Impulsdauer haben, die kürzer als der Impulsabstand der Taktimpulse (Pc) ist.
- 10 Taktgenerator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Mischeinrichtung (18) einen Integrator für die Abgabe eines integrierten Ausgangssignals an spannungsgesteuerten Oszillator (19) aufweist und daß der Phasenvergleicher (14) eine Einrichtung zum Erzeugen erster 15 mit einer Dauer, die als Funktion des Abstands zwivorbestimmten Flanke der Taktimpulse Vorderflanke der Fensterimpulse (Pw) veränderbar sowie zweiter Impulse mit einer Dauer, die als eine Funktion zwischen der vorbestimmten Flanke Abstands 20 Rückflanke der Fensterimpulse veränderbar ist, und zum Anleder ersten und der zweiten Impulse an den Integrator aufweist.
- 8. Taktgenerator nach Anspruch 7, dadurch gekennzeichnet, daß 25 der Integrator (18) ein Differenzintegrator mit einem ersten und einem zweiten Eingangsanschluß ist und daß der Phasenvergleicher (14) ein auf die Fensterimpulse (Pw) und die Taktim-(Pc) ansprechendes Koinzidenzglied (21) zum Erzeugen pulse von Koinzidenzimpulsen mit einer Dauer, die jeweils die Pha-30 sendifferenz zwischen den Fensterimpulsen und den Taktimpulanzeigt, ein Paar aus einem ersten und einem zweiten Antivalenzglied (22, 23) mit jeweils einem ersten und einem zweiten Eingangsanschluß, deren erste Eingangsanschlüsse miteinander verbunden sind und mit den Koinzidenzimpulsen 35 angesteuert sind, während der zweite Eingangsanschluß des

ORIGINAL INSPECTED

ersten Antivalenzglieds (23) mit den Fensterimpulsen steuert ist und der zweite Eingangsanschluß des zweiten Antivalenzglieds (22) auf einem vorbestimmten Potential ein erstes Spannungsteiler-Widerstandsnetzwerk (24 bis 5 27) zum Zusammensetzen der Ausgangssignale des ersten zweiten Antivalenzglieds und Anlegen der zusammengesetzten Ausgangssignale an den ersten Eingangsanschluß des renzintegrators aufweist, wobei ein Bezugsspannungsgenerator (15) vorgesehen ist, der ein Paar aus einem dritten und einem 10 vierten Antivalenzglied (33, 34) mit jeweils einem ersten und einem zweiten Eingangsanschluß, eine Einrichtung zum Anlegen Potentiale an die ersten und zweiten Eingangsvorbestimmter anschlüsse des dritten und vierten Antivalenzglieds dieselben Spannungen entgegengesetzter Polarität daß 15 abgeben, und ein im Aufbau mit dem ersten Widerstandsnetzwerk identisches zweites Spannungsteiler-Widerstandsnetzwerk (35 38) zum Zusammensetzen der Spannungen entgegengesetzter Polarität und Anlegen der zusammengesetzten Spannungen an den zweiten Eingangsanschluß des Differenzintegrators aufweist. 20

- 9. Taktgenerator nach Anspruch 8, dadurch gekennzeichnet, daß die Einrichtung zum Anlegen der Potentiale eine Einrichtung zum Anlegen des Bitstroms an die ersten Eingangsanschlüsse des dritten und vierten Antivalenzglieds (33, 34) aufweist.
- 10. Taktgenerator nach Anspruch 9, dadurch gekennzeichnet, daß die Einrichtung zum Anlegen der Potentiale eine Einrichtung zum Anlegen der Koinzidenzimpulse an die ersten Eingangsanschlüsse des dritten und vierten Antivalenzglieds (33, 34) aufweist.
- 11. Taktgenerator nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Mischeinrichtung (18) einen Integrator für die Abgabe eines integrierten Ausgangssignals an den spannungsgesteuerten Oszillator (19) aufweist und daß der

25

Phasenvergleicher (14) eine Einrichtung aufweist, die bei dem Voreilen der Taktimpulse (Pc) in bezug auf die Fensterimpulse (Pw) erste Impulse mit einer Dauer erzeugt, die als Funktion des Abstands zwischen einer vorbestimmten Flanke der Taktimpulse und einer vorbestimmten Flanke der Fensterimpulse veränderbar ist, bzw. bei dem Nacheilen der Taktimpulse in bezug auf die Fensterimpulse zweite Impulse mit einer Dauer erzeugt, die als Funktion des Abstands zwischen den vorbestimmten Flanken der Taktimpulse und der Fensterimpulse veränderbar ist, und die die ersten und zweiten Impulse an den Integrator anlegt.

Taktgenerator nach Anspruch 11, dadurch gekennzeichnet, 12. der Integrator (18) einen Differenzintegrator mit einem daß und einem zweiten Eingangsanschluß aufweist und daß und Phasenvergleicher (14) ein Paar aus einem ersten zweiten D-Flip-Flop (80, 81), eine Ansteuerungseinrichtung (82, 83), die die Fensterimpulse (Pw) und die Taktimpulse (Pc) an das erste und zweite D-Flip-Flop deren Ausgängen die ersten und die zweiten und ein erstes Spannungsteiler-Widerstandsnetzwerk (24 bis 27) zum Zusammensetzen der Ausgangssignale des ersten und zweiten D-Flip-Flops und zum Anlegen der zusammengesetzden ersten Eingangsanschluß Ausgangssignale an Differenzintegrators aufweist, wobei ferner ein Bezugsspan-D-Flip-Flop nungsgenerator vorgesehen ist, der ein drittes eine Einrichtung zum Anlegen vorbestimmter Potentiale an das dritte D-Flip-Flop in der Weise, daß dieses Spannungen entgegengesetzter Polarität abgibt, und ein im Aufbau mit dem ersten Widerstandsnetzwerk identisches zweites Spannungstei-(35 bis 38) zum Zusammenfassen ler-Widerstandsnetzwerk Spannungen entgegengesetzter Polarität und Anlegen der zusammengefaßten Spannungen an den zweiten Eingangsanschluß Differenzintegrators aufweist.

1

5

10

15

20

25

30

DE 584615952

-7-

13. Taktgenerator nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Vergleichereinrichtung (46 bis 49) veränderbare monostabile Kippstufen (90 bis 97) zum Umsetzen des ersten und des zweiten Frequenzsteuersignals in jeweilige Impulssignale aufweist.

PELLMANN - GRAMS - STRUIF

-8-

3615952

beim EPA
Dipt.-mg, H. Tiedike
Dipt.-Chem. G. Bühling
Dipt.-Ing. R. Kinne
Dipt.-Ing. P. Grupe
Dipt.-Ing. B. Pellmann
Dipt.-Ing. K. Grams
Dipt.-Chem. Dr. B. Struif

Bavariaring 4, Postfach 20 24 03 8000 München 2

Tel.: 089 - 539653 Telex: 5-24845 tipat Telecopier: 089 - 537377

cable: Germaniapatent München

12. Mai 1986

DE 5844/G4-8612-MK

Victor Company of Japan, Limited Yokohama, Japan

Taktgenerator für digitale Demodulatoren

Die Erfindung bezieht sich auf einen Taktgenerator, der für einen digitalen Demodulator aus einem digitalen Bitstrom Taktinformationen entnimmt.

Nach einem bekannten digitalen Modulationsverfahren wie gemäß der "8 auf 14"-Modulation EFM werden ursprüngliche 8-Bit-Codesignale mit zufallsverteilten Taktabständen in 14-Bit-Codesignale in einem Format mit einem Mindestabstand von 3 Taktimpulsen und einem Maximalabstand von 11 Taktimpulsen umgesetzt, um ausreichende Taktinformationen für das Demodulieren des EFM-Bitstroms zu liefern.

Herkömmliche Taktgeneratoren, die für das Demodulieren solcher EFM-Bitströme verwendet werden, enthalten einen Schaltungsaufbau, der eine Folge von Datenbits mit dem minimalen und dem maximalen Taktabstand ermittelt und von einem spannungsgesteuerten Oszillator erzeugte Taktimpulse zählt, welche während der Minimalabstände und der Maximalabstände der erfaßten Datenbits auftreten. Die beiden Zählwerte werden als ein Maß für die Taktimpulsfrequenz herangezogen, um damit die Frequenz des Oszillators zu steuern. Ein Mangel bei dem

Taktgenerator nach dem Stand der Technik besteht darin, wegen des zufälligen Auftretens der Datenbits mit dem minimalen und dem maximalen Taktabstand der phasengekoppelte Regelkreis leicht über eine beträchtliche Zeitdauer außer Phase zu eingegebenen Bitstrom gerät, wenn aufeinanderfolgende Datenblöcke keine Datenbits mit dem Minimaltaktabstand Dieses Problem wird gemäß dem Maximaltaktabstand enthalten. März 1985 eingereichten US-Patentanmeldung der 18. Seriennr. 717 094 mit einer Phasen- und Frequenzregelschalmit geschlossenem Regelkreis gelöst, die einen spannungsgesteuerten Oszillator zum Erzeugen von Taktimpulsen und Impulsgenerator für das Erzeugen von Fensterimpulsen entsprechend eingegebenen binären Digitalsignalen sowie Zuführen derselben zu einem Phasenvergleicher für den gleich mit den Taktimpulsen enthält. Ein Frequenzvergleicher dient dazu, zu ermitteln, ob die Frequenz der Taktimpulse unterhalb einer Untergrenze eines vorbestimmten Bereichs oder oberhalb einer Obergrenze dieses Bereichs liegt, Frequenzsteuersignal mit von dem Relativwert der Taktfrequenz bezug auf die Untergrenze und die Obergrenze abhängigen unterschiedlichen Amplituden abzugeben.

Das Frequenzsteuersignal wird mit dem Ausgangssignal des
Phasenvergleichers kombiniert und an den spannungsgesteuerten
Oszillator angelegt.

Es ist jedoch erwünscht, Störungen auf ein Mindestmaß herabzusetzen, die hinsichtlich der Taktfrequenz dann auftreten, wenn der eingegebene Datenbitstrom über eine beträchtliche Zeitdauer unterbrochen wird, wie es bei einem Bandgerät mit Schraubenlinien-Abtastung der Fall ist, bei dem das Band um einen Bogen von 90° an einer Umlauftrommel gelegt ist, oder dann, wenn die Geschwindigkeit bzw. Frequenz des Bitstroms plötzlich verändert wird, wie es bei einem Digital-Bandgerät bei dem Verändern der Bandtransportgeschwindigkeit der Fall

10

15

20

30

ist.

5

20

25

30

35

Der Erfindung liegt die Aufgabe zugrunde, einen Taktgenerator mit geschlossener Regelschleife zur Verwendung in digitalen Demodulatoren zu schaffen, bei dem Taktfrequenzstörungen auf ein Mindestmaß herabgesetzt sind, die infolge einer Bitstromunterbrechung oder sich ändernder Bitstromfrequenz auftreten.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein schmaler und ein breiter Fangbereich für die Frequenzregelung im geschlossenem Regelkreis vorgesehen werden, wobei der schmale Fangbereich gewählt wird, wenn der eingegebene Bitstrom im wesentlichen fortlaufend ist, und der breite Fangbereich gewählt wird, wenn der Bitstrom Unterbrechungen zeigt oder die Geschwindigkeit bzw. Frequenz des Bitstroms verändert wird.

einzelnen weist der erfindungsgemäße Taktgenerator spannungsgesteuerten Oszillator zum Erzeugen von Taktimpulsen auf, deren Frequenz und Phase entsprechend angelegten Phasensteuersignalen und Frequenzsteuersignalen veränderbar Fensterimpulsgenerator wird mit einem eingegebenen strom angesteuert, um jeweils entsprechend einem vorbestimmten Übergang zwischen Binärpegeln "1" und "0" in dem Bitstrom einen Fensterimpuls zu erzeugen. Ein Phasenvergleicher führt Erzeugen eines Phasensteuersignals einen Phasenvergleich den Fensterimpulsen und den Taktimpulsen aus. zwischen erster Frequenzdetektor zählt die Taktimpulse unter längeren periodischen Intervallen, um einen ersten Zählstand zu erzeuder eine Langzeitmessung der momentanen Frequenz Taktimpulse darstellt, während ein zweiter Frequenzdetektor die Taktimpulse unter kürzeren periodischen Intervallen zählt und einen zweiten Zählstand erzeugt, der eine Kurzzeitmessung der momentanen Frequenz der Taktimpulse darstellt. gleicherschaltung ermittelt, ob der erste Zählstand unterhalb

1 . der Untergrenze eines schmalen Fangbereichs oder oberhalb der Obergrenze dieses Bereichs liegt, und erzeugt ein Frequenzsteuersignal, das unterschiedliche Amplituden Abhängigkeit davon hat, ob der erste Zählstand unterhalb oder dieser Grenzen des schmalen Bereichs liegt; ermittelt die Vergleicherschaltung, ob der zweite unterhalb der Untergrenze eines breiten Bereichs oder der Obergrenze des breiten Bereichs liegt, ein zweites Frequenzsteuersignal mit Amplituden, die in Ab-10 hängikeit davon unterschiedlich sind, ob der zweite Zählstand oberhalb der Grenzen des breiten unterhalb oder Das erste und das zweite Frequenzsteuersignal dem Phasensteuersignal zusammengefügt. Die zusammengesetzten Signale werden an den spannungsgesteuerten Oszillator 15 angelegt, um dessen Phase und Frequenz zu steuern. Durch die Kurzzeitmessung der Taktfrequenz wird deren Abweichung dem breiten Bereich heraus früher ermittelt als die durch die Langzeitmessung erfaßte Abweichung der Taktfrequenz aus schmalen Bereich. Infolge dessen können derartige große Ab-20 weichungen, die durch einen Ausfall des Bitstroms oder bei dem Empfang unzusammenhängender Bitströme verursacht werden schnell in den breiten Fangbereich zurückgeregelt könnten, werden. Nachdem die Taktfrequenz in den breiten Fangbereich zurückgeführt worden ist, ist für das Zurückführen der Takt-25 in den schmalen bzw. engen Fangbereich zeitmessung der vorherrschende Faktor. Vorzugsweise wird ein Wähler vorgesehen, der die Schmalbereich-Frequenzregelung abschaltet, wenn der Bitstrom mit einer Frequenz auftritt, die höher als die normale Frequenz ist, wie beispielsweise 30

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.

während eines Suchens mit hoher Geschwindigkeit.

- Fig. 1A ist eine Blockdarstellung eines phasengekoppelten Regelkreises des erfindungsgemäßen Taktgenerators.
- Fig. 1B ist eine Blockdarstellung eines Frequenzvergleichers des erfindungsgemäßen Taktgenerators.
 - Fig. 1C zeigt eine abgewandelte Form des Frequenzvergleichers.
- Fig. 2 ist eine Kurvenformdarstellung für die Beschreibung der Funktionsweise des phasengekoppelten Regelkreises.
- Fig. 3 ist eine Kurvenformdarstellung für die Beschreibung der Funktionsweise der Frequenzvergleicher nach Fig. 1B und 1C.
- Fig. 4A, 4B und 4C veranschaulichen abgewandelte Ausführungsbeispiele des erfindungsgemäßen Taktgenerators. 20
- Fig. 5 ist eine Blockdarstellung eines abgewandelten phasengekoppelten Regelkreises des erfindungsgemäßen Taktgenerators.
- Fig. 6A bis 6C zeigen Kurvenformen bei dem Ausführungsbeispiel nach Fig. 5.
- In den Figuren 1A und 1B ist ein Ausführungsbeispiel des erfindungsgemäßen Taktgenerators gezeigt. Der Taktgenerator enthält einen in Fig. 1A gezeigten phasengekoppelten Regelkreis 10 und einen gesondert in Fig. 1B gezeigten Frequenzvergleicher 12. Der Regelkreis 10 enthält einen Fensterimpulsgenerator 13, einen Phasenvergleicher 14, eine Phasenbezugsschaltung 15, Störschutzschaltungen 16 und 17, einen Differenzintegrator 18 und einen spannungsgesteuerten Oszil-

10

15

20

25

30

35

1

lator 19. Der Fensterimpulsgenerator 13 ist an einen Eingangsanschluß 20 angeschlossen, an den ein digital modulierter Bitstrom angelegt wird.

einem bekannten digitalen Modulationsverfahren Verfahren) wird ein ursprünglicher 16-Bit-Code in binäre Gruppen höherer und niedrigerer Wertigkeit mit jeweils 8 aufgeteilt, von denen jede Gruppe in einen 14-Bit-Code umgein welchem Binärpegel "1" in berechneten maximalen Intervallen auftreten, um damit den Ausfall der Taktzeitbei der Wiedergabe weniger wahrscheinlich zu ma-EFM-Bitstrom wird in eine Folge von Datenblöcken aus 588 Bits formatiert, die jeweils mit einem 24-Bit-Blocksynchronisiercode kenntlich gemacht werden, auf den ein tenbitstrom folgt, in welchem Binärpegel "1" in einem minimalen Abstand von 3 Taktintervallen und in einem maximalen Abstand von 11 Taktintervallen auftreten. Die Binärpegel "1" und "0" in dem eingegebenen Bitstrom ergeben jeweils an Eingangsanschluß 20 hohe bzw. niedrige Spannung.

Der Fensterimpulsgenerator 13 spricht jeweils auf den Binärpegelübergang an, der an der Anstiegsflanke und/oder Abfallflanke der positiv gerichteten Impulse des eingegebenen Bitstroms auftritt, und erzeugt jeweils einen Fensterimpuls Pw mit einer Dauer Tw, die kürzer als der Impulsabstand T von durch den spannungsgesteuerten Oszillator 19 erzeugten Taktimpulsen Pc ist. Die Kurvenformen dieser Impulse sind in Fig. 2 gezeigt. Vorzugsweise erhalten die Fensterimpulse und die Taktimpulse gleiche Impulsdauer.

Der Phasenvergleicher 14 enthält ein NAND-Glied 21, Exclusiv-ODER-Glieder bzw. Antivalenzglieder 22 und 23 und ein Widerstandsnetzwerk, das aus einer ersten Reihenschaltung von Widerständen 24 und 25 und einer zweiten Reihenschaltung von Widerständen 26 und 27 gebildet ist, wobei beide Reihenschal-

tungen zwischen die Ausgänge der Antivalenzglieder 22 und 23

geschaltet sind. Ein Eingang eines jeweiligen Antivalenz-10 15

i

20

25

30

35

ist mit dem Ausgang des NAND-Glieds 21 verbunden, glieds während der zweite Eingang des Antivalenzglieds 22 an eine Quelle für den hohen logischen Pegel H angeschlossen ist. Der zweite Eingang des Antivalenzglieds 23 ist an den Fensterimpulsgenerators 13 angeschlossen. Der Verbindungspunkt zwischen den Widerständen 24 und 25 ist an Spannungsquelle mit dem dem Binärpegel "1" entsprechenden hohen logischen Pegel H angeschlossen, während ein Verbindungspunkt A zwischen den Widerständen 26 und 27 über Störschutzschaltung 16 an den invertierenden Eingang Rechenverstärkers 30 angeschlossen ist. Die Widerstände und 27 bilden eine analoge Addierschaltung, mit der an Verbindungspunkt A die Spannungen an den Ausgängen der Antivalenzglieder 22 und 23 arithmetisch summiert werden. Die 26 und 27 werden so gewählt, Widerstände 24, 25, der: Verbindungspunkt A normalerweise auf einem mittleren Potential M gehalten wird, bei dem die Taktimpulse Pc und Fensterimpulse Pw genau phasengleich sind.

Fensterimpulse werden einem Eingang des NAND-Glieds Die zugeführt, um hinsichtlich der Phase mit den Taktimpulsen aus dem Oszillator 19 verglichen zu werden. Eine Phasendifferenz zwischen diesen Impulsen ergibt einen negativ gerichteten Impuls Pn, dessen Vorderflanke mit der Vorderflanke des Fensterimpulses Pw übereinstimmt und dessen Rückflanke mit Rückflanke des Taktimpulses Pc übereinstimmt, wie es in Fig. 2 gezeigt ist.

Antivalenzglied 22 gibt einen positiv gerichteten ersten Phasenfehlerimpuls Pe, ab, der hinsichtlich der Polung zu dem eingegebenen Impuls Pn entgegengesetzt ist. Das Antivalenzglied 23 gibt einen negativ gerichteten zweiten Phasenfehlerimpuls Pe, ab, dessen Vorderflanke mit der Rückflanke

Reihenschaltung

1

Taktimpulses Pc übereinstimmt und dessen Rückflanke mit der Rückflanke des Fensterimpulses Pw übereinstimmt. Auf diese Weise ändern sich die Impulsbreiten der Phasenfehlerimpulse Pe₁ und Pe₂ komplementär zueinander entsprechend dem Ausmaß der Phasendifferenz zwischen den Fensterimpulsen Pw und den Taktimpulsen Pc. Der positiv gerichtete Impuls Pe₁ und der negativ gerichtete Impuls Pe₂ werden an dem Verbindungspunkt A derart zusammengesetzt, daß das Potential an diesem auf die Ermittlung einer Phasendifferenz hin bei dem Vorliegen des Impulses Pe₁ auf den hohen Spannungspegel H und für die komplementären Zeitperioden bei dem Vorliegen des Impulses Pe₂ auf den niedrigeren Spannungspegel L gesteuert wird, wie es in Fig. 2 bei Pe gezeigt ist.

15

20

10

Die Störschutzschaltung 16 ist durch ein Paar antiparallel geschalteter Dioden 28 und 29 gebildet. Phasenfehlerspannungen mit Amplituden, die größer als die Schwellenwerte der Dioden 28 und 29 sind, werden zu dem invertierenden Eingang des Rechenverstärkers 30 durchgelassen. Daher werden Störkomponenten kleiner Amplitude gesperrt, die in der Phasenfehlerspannung an dem Verbindungspunkt A auftreten könnten.

Zwischen den Ausgang des Rechenverstärkers 30 und den inver-

Integrierwiderstand 31 und einem Kondensator

Eingang desselben ist eine

tierenden einem Ins schaltet, renz zwis

schaltet, damit der Rechenverstärker 30 die Potentialdifferenz zwischen der an den invertierenden Eingang angelegten Spannung und einer an den nichtinvertierenden Eingang angelegten Bezugsspannung erfaßt und das Differenzpotential integriert. Der Rechenverstärker 30 steuert den Oszillator 19, um damit dessen Frequenz und Phase zu steuern, wodurch die Taktimpulse und die Fensterimpulse in richtiger Phasenbeziehung gehalten werden.

35

30

Die Schleifenverstärkung des phasengekoppelten Regelkreises

5

10

15

20

25

30

35

10 wird durch die von der Phasenbezugsschaltung 15 erzeügte Bezugsspannung bestimmt. Diese Schaltung enthält ein Paar aus Antivalenzgliedern 33 und 34 und ein Widerstandsnetzwerk, das einer ersten Reihenschaltung aus Widerständen 35 und einer zweiten Reihenschaltung aus Widerständen 37 und 38 gebildet ist, wobei die beiden Reihenschaltungen zwischen die Ausgänge der Antivalenzglieder 33 und 34 geschaltet Erste Eingangsanschlüße der Antivalenzglieder 33 und 34 gemeinsam mit dem Eingangsanschluß 20 verbunden, während ihre zweiten Eingangsanschlüße jeweils an eine Spannung hohen bzw. niedrigen Pegels entsprechend dem Binärpegel "1" bzw. Ein Verbindungspunkt zwischen den Widerangeschlossen sind. ständen 35 und 36 ist an eine Spannungsquelle hohen Pegels während ein Verbindungpunkt B zwischen angeschlossen, Widerständen 37 und 38 mit dem nicht invertierenden Eingang Rechenverstärkers 30 verbunden ist. Die Widerstände 37 und 38 bilden einen Addierer, mit dem die Ausgangssignale der Antivalenzglieder 33 und 34 an dem Verbindungspunkt B arithmetisch summiert werden. Das Antivalenzglied 33 erzeugt eine Impulsen, die zu den an den Eingangsanschluß angelegten Impulsen gegenpolig sind, während das Antivalenzglied 34 eine Folge von Impulsen erzeugt, welche den eingege-Daher haben die Ausgangsbenen EFM-Bitstrom widerspiegeln. 34 entgegengesetzte impulse der Antivalenzglieder 33 und so daß sie einander an dem Verbindungspunkt B aufhe-Polung, Die Widerstände 35, 36, 37 und 38 bestimmen die Bezugsan dem Verbindungspunkt B und damit die Schleifenverstärkung. Das Anlegen des eingegebenen EFM-Bitstroms die Antivalenzglieder 33 und 34 bewirkt, daß sich die Bezugsgleichzeitig mit dem Auftreten einer Phasenfehlerspannung ändert. Dadurch wird das Übergangsverhalten bzw. die Sprungantwort des phasengekoppelten Regelkreises verbessert. Alternativ kann das Eingangssignal der Antivalenzglieder und 34 von dem Ausgang des NAND-Glieds 21 abgenommen werden, es durch eine gestrichelte Linie 39 dargestellt ist.

10

die Phasenbezugsschaltung im Aufbau mit einem Teil des Phasenvergleichers 14 identisch ist, ändert sich bei Temperaturund Feuchtigkeitsänderungen die Bezugsspannung auf gleiche Weise wie das Ausgangssignal des Phasenvergleichers 14.

Auf diese Weise wird der spannungsgesteuerte Oszillator 19 durch den Zeitintegrationswert der Differenz zwischen den Eingangsspannungen des Rechenverstärkers 30 gesteuert. Der Ausgang des spannungsgesteuerten Oszillators 19 ist mit einem Ausgangsanschluß 70 verbunden, aus dem die Taktimpulse einem nicht gezeigten digitalen Demodulator zugeführt werden.

Wenn die Taktimpulsfrequenz von der normalen Frequenz abweicht, erhält der Regelkreis 10 über einen Anschluß 41 aus dem Frequenzvergleicher 12 ein Frequenzsteuersignal.

1B enthält der Frequenzvergleicher 12 Frequenzde-Fig. 42a und 42b, die jeweils einen Zähler 43, tektoren und einen Bezugsfrequenzoszillator Zwischenspeicher 44 20 Oszillator 45a des Frequenzdetektors 42a erzeugt eine Frequenz, die niedriger als die von dem Oszillator des Frequenzdetektors 42b erzeugte Frequenz beiden Bezugsfrequenzen sind weitaus niedriger als die male Frequenz des spannungsgesteuerten Oszillators 19, um auf 25 diese Weise mit den Zählern 43a und 43b die momentanen der Taktfrequenz mit niedriger bzw. mit hoher Geschwindigkeit Im einzelnen werden von dem niederfreerfassen zu können. quenten Oszillator 45a der Zähler 43a und der Zwischenspeicher 44a in längeren Intervallen rückgesetzt, während denen 30 43a die Taktimpulse zählt und den Zählstand Zwischenspeicher 44a als Langzeitmeßwert für die momentane Taktfrequenz einspeichert. Auf gleichartige Weise werden von dem hochfrequenten Oszillator 45b der Zähler 43b und der schenspeicher 44b in kürzeren Intervallen rückgesetzt, 35 rend denen der Zähler 43b die Taktimpulse und den Zählstand

5

10

15

20

25

30

35

in den Zwischenspeicher 44b als Kurzzeitmeßwert der Taktfrequenz einspeichert. Daher ändert sich bei Auftreten einer Abweichung der Taktfrequenz der Impulszähldem Zwischenspeicher 44b schneller als der in Zwischenspeicher 44a gespeicherte Zählstand.

Das Ausgangssignal des Zwischenspeichers 44a wird an digitale Schmalbereich-Vergleicher 46 und 47 angelegt, während das Ausgangssignal des Zwischenspeichers 44b an digitale Breitbereich-Vergleicher 48 und 49 angelegt wird. Die Vergleicher 46 47 vergleichen das Ausgangssignal des Zwischenspeichers jeweils mit digitalen Werten Ln und Un, welche jeweils 44a eines vorbestimmten der Obergrenze Untergrenze bzw. der schmalen Bereichs der Taktfrequenzabweichungen entsprechen, welcher typischerweise + 1% der normalen Taktfrequenz umfaßt. Andererseits vergleichen die Vergleicher 48 und 49 das gangssignal des Zwischenspeichers 44b jeweils mit digitalen. Werten Lw und Uw, welche jeweils der Untergrenze Obergrenze eines breiten Bereichs für die Taktfrequenzänderungen entsprechen, welcher typischerweise + 5% der normalen Taktfrequenz umfaßt. Der Vergleicher 46 erzeugt ein Ausgangssignal hohen Pegels, wenn die Taktfrequenz unter die grenze des schmalen Bereichs abfällt, während der Vergleicher 47 ein Ausgangssignal hohen Pegels erzeugt, wenn sie über die Daher haben dann, Obergrenze des schmalen Bereichs ansteigt. wenn die Taktfrequenz innerhalb des schmalen Bereichs liegt, die Ausgangssignale der Vergleicher 46 und 47 niedrigen Spannungspegel. Auf gleichartige Weise erzeugt der Vergleicher 48 ein Ausgangssignal hohen Pegels, wenn die Taktfrequenz unter Untergrenze des breiten Bereichs abfällt, während Vergleicher 49 ein Ausgangssignal hohen Pegels erzeugt, über die Obergrenze des breiten Bereichs ansteigt. Auf bleiben die Ausgangssignale der Vergleicher und 49 auf dem niedrigen Pegel, wenn die Taktfrequenz innerhalb des breiten Bereichs liegt.

10

15

20

25

30

35

der Vergleicher 46 und 47 sind normalerweise Ausgänge über Kontakte a von Schaltern 52 und 53 mit ersten Eingängen von ODER-Gliedern 50 bzw. 51 verbunden, während die der Vergleicher 48 und 49 jeweils mit den zweiten Eingängen dieser ODER-Glieder verbunden sind. Durch das der Schalter 52 und 53 auf Kontakte b wird Widerstand 54 an die ersten Eingänge der ODER-Glieder und 51 Spannung niedrigen Pegels angelegt, während Ausgangssignale der Vergleicher 46 und 47 abgeschaltet werden.

Das Ausgangssignal des ODER-Glieds 50 wird mit einem Inverter invertiert und mit dem Ausgangssignal des ODER-Glieds 51 in einem Summier-Widerstandsnetzwerk 55 zusammengesetzt, das durch Widerstände 56 und 57, die die Ausgänge des Inverters 61 bzw. des ODER-Glieds 51 gemeinsam mit einem Anschluß für die Spannung hohen Pegels verbinden, und durch Widerstände 58 und 59 gebildet ist, die die Ausgänge mit dem Anschluß 41 verbinden.

Die Funktionsweise der Schaltung nach Fig. 1B wird anhand der in Fig. 3 gezeigten Kurvenformen erläutert. Die Schalter 52 und 53 werden auf die Kontakte a geschaltet, wenn der ankommende Bitstrom die normale Frequenz hat, wobei der Bitstrom entweder zusammenhängend oder unterbrochen sein kann.

Es sei angenommen, daß der angekommende Bitstrom ein zusammenhängender Bitstrom ist. Falls die Taktfrequenz des Oszillators 19 innerhalb des schmalen Fangbereichs liegt, der zwischen einer unteren Grenzfrequenz \mathbf{f}_{1n} und einer oberen Grenzfrequenz \mathbf{f}_{un} gebildet ist, haben die Ausgangssignale aller Vergleicher den niedrigen Spannungspegel, so daß die ODER-Glieder 50 und 51 Ausgangssignale niedriger Spannung abgeben. Das Ausgangssignal niedriger Spannung des ODER-Glieds 50 wird durch den Inverter 61 in ein Ausgangssignal

5

10

15

20

hoher Spannung invertiert, das in dem Summier-Widerstandsnetzwerk 55 mit dem Ausgangssignal niedriger Spannung des
ODER-Glieds 51 zu einem Frequenz-Steuersignal mittlerer Spannung an dem Anschluß 51 zusammengefaßt wird, welches über die
Störschutzschaltung 17 an den invertierenden Eingang des
Rechenverstärkers 30 angelegt wird, wodurch dieser den Oszillator 19 so steuert, daß derselbe auf die Taktzeiten des
ankommenden Bitstroms abgestimmt wird. Die Störschutzschaltung 17 ist durch ein Paar aus antiparallel geschalteten
Dioden 67 und 68 gebildet, welche in dem Frequenzsteuersignal
enthaltene Störsignale kleiner Amplitude unterdrücken.

Falls die Taktfrequenz die obere Grenzfrequenz f_{un} des schmalen Bereichs übersteigt, nimmt das Ausgangssignal des Vergleichers 47 den hohen Spannungspegel an, während die Ausgangssignale der anderen Vergleicher auf dem niedrigen Spannungspegel verbleiben. Damit sind beide Eingangsspannungen des Summier-Widerstandsnetzwerks 55 auf dem hohen Pegel, so daß an dem Anschluß 41 ein Frequenzsteuersignal hoher Spannung abgegeben wird, wodurch an dem Oszillator 19 dessen Frequenz verringert wird, bis diese in den schmalen Fangbereich gelangt.

die Taktfrequenz unter die untere Frequenzgrenze 25 des schmalen Bereichs abfällt, erzeugt der Vergleicher 46 ein Ausgangssignal hohen Pegels, während die anderen Vergleicher Ausgangssignale niedrigen Pegels abgeben. Die Eingangsspan-Summier-Widerstandsnetzwerks 55 sind beide niedrig. so daß an dem Anschluß 41 ein Frequenzsteuersignal 30 niedriger Spannung abgegeben wird, durch das der Oszillator 19 die Frequenz anhebt, bis sie in den schmalen Fangbereich gelangt ist. Da die Eingangssignale der Vergleicher 46 und 47 aus der Langzeitmessung der Oszillator-Taktfrequenz tet worden, können damit geringfügige Abweichungen der Takt-35 frequenz abgefangen werden, die ansonsten eine Instabilität

10

15

20

25

des Systems verursachen würden.

Es sei nun angenommen, daß der angekommende Bitstrom im wesentlichen ein unterbrochender Bitstrom ist. Hierbei ist es wahrscheinlich, daß die Taktfrequenz aus dem breiten Bereich heraustritt, wodurch einer der Vergleicher 48 und 49 in Abhängigkeit von der Richtung der Abweichung gegenüber der normalen Taktfrequenz ein Ausgangssignal mit dem hohen Spannungspegel abgibt.

Falls die Taktfrequenz aus der Abstimmung auf die normale Frequenz heraustritt, entsteht die Überschreitung der Grenzen des schmalen und des breiten Bereichs zu einem Zeitpunkt, der vor dem Zeitpunkt liegt, an dem durch den Langzeit-Frequenzdetektor 42b die Vergleicher 46 und 47 ein Frequenzsteuersig-Falls daher die Taktfrequenz die obere f des breiten Bereichs übersteigt, werden die frequenz Eingangsspannungen des Summier-Widerstandsnetzwerks schnell auf den hohen Pegel gebracht, um die Taktfrequenz herabzusetzen, während dann, wenn die Taktfrequenz unter die Grenzfrequenz f_{lw} des breiten Bereichs absinkt, Eingangsspannungen des Summier-Widerstandsnetzwerks schnell auf den niedrigen Pegel gebracht werden, so daß die Taktfrequenz angehoben wird.

Auf diese Weise wird die Taktfrequenz des Oszillators 19 während des Empfangs eines unterbrochen angekommenen Bitstroms schnell in den breiten Bereich zurückversetzt.

Sobald die Taktfrequenz in die Grenzen des breiten Bereichs zurückgekehrt ist, wird sie stabilisiert und an den Normal-wert angenähert, wobei bei der Feinabstimmung der Taktfrequenz im schmalen Bereich der Langzeit-Frequenzdetektor 42a eine vorherrschende Rolle spielt.

5

10

15

20

25

30

35

Wenn während eines Programms zu einer Suche mit hoher schwindigkeit der ankommende Bitstrom eine Frequenz hat, höher als die normale Frequenz ist, werden die Schalter und 53 auf die Kontakte b geschaltet. Die Ausgangssignale der Schmalbereich-Vergleicher 46 und 47 werden abgeschaltet. wobei statt dessen an die ODER-Glieder 50 und 51 Schmalbeangelegt wird. Auf diese Weise wird die reich-Frequenzsteuerung abgeschaltet. Infolge der über normalen Frequenz liegenden Frequenz besteht das Bestreben, die Taktfrequenz schnell aus dem breiten Bereich heraustritt. Eine solche Abweichung wird von dem Kurzzeit-Frequenzdetektor 42b schnell erfaßt, wobei einer der Breitbereich-Vergleicher 48 und 49 in Abhängigkeit von der Richtung Abweichung ein geeignetes Steuersignal erzeugt. Das Abschalten der Schmalbereich-Vergleicher 46 und 47 dient dazu, eine Störung der Breitbereich-Steuerung durch die Schmalbereich-Steuerung zu verhindern. In manchen Fällen ist es vorteilhaft, Verzögerungen des Frequenzsteuersignals herbeizuführen, damit den phasengekoppelten Regelkreis gegenüber plötzlichen Frequenzschwankungen zu stabilisieren. Zu diesem Zweck. dient eine Abwandlung des Frequenzvergleichers, 1C gezeigt ist, in der die Teile, die den in Fig. 1B gezeigten entsprechen, mit den gleichen Bezugszeichen wie in Fig. bezeichnet sind.

abgewandelten Ausführungsbeispiel wird das diesem ODER-Glieds 50 an den Dateneingang gangssignal des dreistufigen Schieberegisters 62 angelegt, während das Aus-ODER-Glieds 51 an den Dateneingang gangssignal des dreistufigen Schieberegisters 64 angelegt wird. Ein Schalter 66 ist mit den Schaltern 52 und 53 gekoppelt. Wenn der Schalter 66 für den Betrieb mit normaler Bandgeschwindigkeit auf den Kontakt a geschaltet ist, ist der niederfrequente Oszil-45a mit den Schiebeanschlüßen der Schieberegister 62 Wenn für einen Betrieb mit hoher 64 verbunden.

5

10

schwindigkeit der Schalter auf den Kontakt b geschaltet ist, werden die Schiebeimpulse aus dem hochfrequenten Oszillator 45b angelegt. Die Ausgänge des Schieberegisters 62 sind mit einem NAND-Glied 63 verbunden, während diejenigenn des Schieberegisters 64 mit einem UND-Glied 65 verbunden sind. Der Ausgang des NAND-Glieds 63 ist mit einem Verbindungspunkt zwischen Widerständen 67 und 68 verbunden, während der Ausgang des UND-Glieds 65 mit einem Verbindungspunkt zwischen Widerständen 69 und 70 verbunden ist, die mit den Widerständen 67 und 68 zwischen Anschlüße 71 und 72 für hohe Spannung in Reihe geschaltet sind, wobei der Verbindungspunkt zwischen den Widerständen 68 und 69 mit dem Anschluß 41 verbunden ist.

Es sei angenommen, daß der Taktgenerator unter Umschalten der 15 Schalter 52, 53 und 66 auf deren Kontakte a betrieben wird. Taktfrequenz innerhalb des schmalen Fangbereichs haben die Ausgangssignale der ODER-Glieder 50 und den niedrigen Pegel, so daß daher die Ausgangssignale NAND-Glieds 63 und des UND-Glieds 65 jeweils den hohen bzw. 20 niedrigen Pegel haben. Diese Spannungen werden an schluß 41 kombiniert, um ein Frequenzsteuersignal mittlerer Spannung zu erzeugen. Falls die Taktfrequenz die obere Grenze schmalen Bereichs übersteigt, nimmt das Ausgangssignal des ODER-Glieds 51 die hohe Spannung an. Falls dieser Zustand 25 über eine Periode von drei aufeinanderfolgenden Schiebeimpulmit der niedrigen Bezugsfrequenz fortdauert, nimmt das Ausgangssignal des UND-Glieds 65 den hohen Pegel an. Ausgangssignal des NAND-Glieds 63 den hohen Pegel hat, steigt Frequenzsteuersignal über die mittlere Frequenzsteuer-30 spannung an, wodurch die Oszillatorfrequenz verringert wird, bis sie in den schmalen Fangbereich gelangt. Falls die Taktfrequenz unter die untere Grenze des schmalen Bereichs sinkt, wird das Ausgangssignal des ODER-Glieds 50 auf den hohen Spannungspegel geschaltet. Wenn dieser Zustand 35 eine Periode von drei aufeinanderfolgenden niederfrequenten

5

15

20

25

30

35

Schiebeimpulsen andauert, wird das Ausgangssignal des NAND-Glieds 63 auf den niedrigen Pegel umgeschaltet. Da das Ausgangssignal des ODER-Glieds 51 und damit das Ausgangssignal des UND-Glieds 65 den niedrigen Pegel haben, fällt das Frequenzsteuersignal unter die mittlere Frequenzsteuerspannung ab, so daß die Taktfrequenz angehoben wird, bis sie zu der Nennfrequenz zurückkehrt.

10 Unter der Voraussetzung, daß die Schalter 52, 53 und 66 auf ihre Kontakte a geschaltet sind, ist die Funktionsweise der Schieberegister 62 und 64 zu der vorstehend beschriebenen gleichartig, wenn die Taktfrequenz aus dem breiten Bereich heraustritt.

Wenn für Betriebsvorgänge mit hoher Bandgeschwindigkeit der Schalter 66 zusammen mit den Schaltern 52 und 53 auf den Kontakt b geschaltet wird, werden die Schieberegister 62 und 64 auf die höhere Frequenz umgeschaltet, so daß die Ausmaße der bei dem Überschreiten des breiten Bereichs entstehenden Verzögerung verringert werden, um eine schnelle Rückführung zu erreichen.

Die Figuren 4A, 4B und 4C zeigen jeweils abgewandelte Ausführungsbeispiele, bei denen zum Steuern der Verstärkung der geschlossenen Phasen- und Frequenzregelschleife veränderbare monostabile Kippstufen verwendet werden. Die veränderbaren monostabilen Kippstufen werden bei diesen Ausführungsbeispielen dazu verwendet, Frequenzsteuerimpulse mit einer Dauer zu erzeugen, die durch das Einstellen der Perioden der Kippstufen in der Weise bestimmt ist, daß sich ein geeignetes Tastverhältnis bzw. Einschaltverhältnis ergibt. Nach Fig. 4A sind jeweils an die Ausgänge des NOR-Glieds 50 (50 und 61) und des ODER-Glieds 51 veränderbare monostabile Kippstufen 90 bzw. 91 angeschlossen, während nach Fig. 4B jeweils an die Ausgänge des UND-Glieds 65 und des NAND-Glieds 63 veränderbare mono-

5

stabile Kippstufen 92 und 93 angeschlossen sind. Nach Fig. 4C sind jeweils an die Ausgänge der Schmalbereich-Vergleicher 46 udn 47 veränderbare monostabile Kippstufen 94 bzw. 95 angeschlossen, während an die Ausgänge der Breitbereich-Vergleicher 48 und 49 jeweils veränderbare monostabile Kippstufen 96 bzw. 97 angeschlossen sind.

5 zeigt ein weiteres Ausführungsbeispiel phasengekoppelten Regelkreis, der allgemein mit 100 bezeichnet 10 wobei die den Teilen nach Fig. 1A entsprechenden Teile 1A bezeichnet gleichen Bezugszeichen wie in Fig. Der Regelkreis 100 unterscheidet sich von dem Regeldaß die Antivalenzglieder 22, 23, 33, 34 und kreis 10 darin, das NAND-Glied 21 nach Fig. 1A durch D Flip-Flops 80, 81 und 15 84 sowie Inverter 82 und 83 ersetzt sind. Das Ausgangssignal Fensterimpulsgenerators 13 wird an den Löscheingang Flip-Flops 80 sowie über den Inverter 83 an den Takteingang Andererseits wird das Ausgangs-Flip-Flops 81 angelegt. signal des spannungsgesteuerten Oszillators 19 an den Takt-20 eingang des Flip-Flops 80, an dessen Dateneingang Spannung mit dem logischen niedrigen Pegel angelegt wird, sowie Inverter 82 an den Dateneingang und den Löscheingang des Der Echt-Ausgang Q des Flip-Flops 80 Flip-Flops 81 angelegt. und der Komplementär-Ausgang Q des Flip-Flops 81 sind an das 25 27 Widerständen 24 bis Widerstandsnetzwerk aus den Das Flip-Flop 84 ist mit seinem Dateneingang, schlossen. Takteingang und Löscheingang gemeinsam an die Spannungsquelle für den niedrigen logischen Pegel angeschlossen, während die Ausgänge Q und \overline{Q} an das Widerstandsnetzwerk aus 30 ständen 35 bis 38 angeschlossen sind.

Die Funktionsweise des Regelkreises 100 ist folgende: Wenn die Taktimpulse Pc mit den Fensterimpulsen Pw gemäß der Darstellung in Fig. 6A phasengekoppelt sind, haben die Ausgangssignale der Flip-Flops 80 und 81 jeweils niedrige bzw.

10

hohe Spannung, die zum Erzeugen einer mittleren Spannung M an dem Verbindungspunkt A zusammengefaßt werden. Wenn die Taktimpulse in bezug auf die Fensterimpulse voreilen, Flip-Flop 80 einen positiv gerichteten Impuls 80a (nach dessen Vorderflanke mit der Vorderflanke des Taktimpulses übereinstimmt und dessen Rückflanke mit der Rückflanke des Fensterimpulses übereinstimmt, während das Ausgangssignal Flip-Flops 81 den hohen Pegel beibehält. Der positiv de s 80a wird mit der hohen Spannung gerichtete Impuls Ausgang des Flip-Flops 81 zusammengefaßt, wodurch das Potential an dem Verbindungspunkt A während der Dauer des Impulses 80a auf einen Pegel über dem mittleren Pegel M ansteigt, der Oszillator 19 die Phase der Taktimpulse proportional zu dem Ausmaß der Phasenvoreilung verzögert. Falls die Takt-15 impulse in bezug auf die Fensterimpulse nacheilen, verbleibt das Flip-Flop 80 im Zustand niedriger Spannung, während gemäß Fig. 6C das Flip-Flop 81 einen negativ gerichteten Impuls 81a Dieser Impuls hat eine Vorderflanke, die mit erzeugt. Rückflanke des Fensterimpulses Pw übereinstimmt, 20 Rückflanke, die mit der Vorderflanke des Taktimpulses übereinstimmt. Dadurch wird das Potential an dem Verbindungs-A während der Dauer des Impulses 81a auf einen unterhalb des mittleren Pegels herabgesetzt, wodurch Oszillator die Taktimpulsphase proportional zu dem Ausmaß der 25 Phasenverzögerung vorversetzt.

Die vorstehend beschriebenen Ausführungsbeispiele sind besondie Ausbildung in Integrierschaltungstechnologie vorteilhaft.

Taktgenerator für digitale Demodulatoren enthält spannungsgesteuerten Oszillator für das Erzeugen von Taktimderen Frequenz und Phase durch Fehlersignale pulsen, Phasenvergleichern gesteuert werden. Frequenz- bzw. quenzvergleicher zählt die Taktimpulse über längere periodi-

30

sche Intervalle,

um einen ersten Zählstand zu erzeugen,

5

5

10

15

20

25

30


-28-


- Leerseite -

35_

Nummer: Int. Cl.⁴: Anmeldetag: Offenlegungstag: **36 15 952 H 04 L 25/40** 12. Mai 1986











FIG. 2






FIG. 4A




FIG. 4B








FIG. 4C






34-







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.